FPGA设计中对输入信号的处理

1.输入信号为什么要寄存

一般来说,在全同步设计中,如果信号来自同一时钟域,各模块的输入不需要寄存。只要满足建立时间,保持时间的约束,可以保证在时钟上升沿到来时,输入信号已经稳定,可以采样得到正确的值。但是如果模块需要使用输入信号的跳变沿(比如帧同步信号),千万不要直接这样哦。

always @ (posedge inputs)
begin
...
end

2.所有信号都需要寄存两拍吗

如果这个输入信号来自异步时钟域(比如FPGA芯片外部的输入),必须寄存两拍。第一拍将输入信号同步化,同步化后的输出可能带来建立/保持时间的冲突,产生亚稳态。需要再寄存一拍,减少(注意是减少)亚稳态带来的影响。

如果这个输入信号来自于同一时钟域且需要用到跳变沿,需要寄存一拍。否则时序报告多半会报clock skew > data delay,造成建立/保持时间的冲突。

总而言之,五条原则:

1.全局时钟的跳变沿最可靠。
2.来自异步时钟域的输入需要寄存一次以同步化,再寄存一次以减少亚稳态带来的影响。
3.不需要用到跳变沿的来自同一时钟域的输入,没有必要对信号进行寄存。
4.需要用到跳变沿的来自同一时钟域的输入,寄存一次即可。
5.需要用到跳变沿的来自不同时钟域的输入,需要用到3个触发器,前两个用以同步,第3个触发器的输出和第2个的输出经过逻辑门来判断跳变沿。

给出一个verilog模板:

always @ (posedge Clk) //不对输入信号进行寄存
begin
if (inputs)
begin
...
end
...
end

always @ (posedge Clk) //对输入信号寄存一拍
begin
inputs_reg <= inputs;
if (inputs_reg == 1'b0 && inputs == 1'b1)
begin
...
end
...
end

always @ (posedge Clk) //对输入信号寄存三拍
begin
inputs_reg1 <= inputs;
inputs_reg2 <= inputs_reg1;
inputs_reg3 <= inputs_reg2;
if (inputs_reg2 == 1'b1 && inputs_reg3 == 1'b0)
begin
...
end
...
end

FPGA设计中对输入信号的处理_设计制作_测量仪表
73
30
0
97

相关资讯

  1. 1、中美混血儿汪可盈领衔《飞天小女警》首曝定妆照3022
  2. 2、51岁王祖贤近照,五官大变脸成这般,这模样和之前天差地别!925
  3. 3、《神奇动物2》北美首周末6200万,《哈利波特》系列最低开局1199
  4. 4、《甜蜜18岁》曝预告导演何文超:诚意献给观众4597
  5. 5、《一千零一夜》开启玻璃渣寻糖记困难升级柏海凌凌七能否应对413
  6. 6、《青海花儿》央八将播主创“哭诉”拍戏艰难3582
  7. 7、《道士下山》曝独家片场照陈凯歌认真取景构图2733
  8. 8、朱珠《脱轨时代》“辣劲儿”十足造型百变获赞4243
  9. 9、37岁宋慧乔近照,婚后首次现身中国却暴露真实身高2868
  10. 10、《香蜜》喜迎大结局,旭凤的一声哥,到底看哭了多少网友2713
全部评论(0)
我也有话说
0
收藏
点赞
顶部