2月26日电，随着摩尔定律趋近极限，通过集成电路工艺微缩的方式获得算力提升越来越难；而计算与存储在不同电路单元中完成，会造成大量数据搬运功耗增加和额外延迟。如何提高算力，突破技术瓶颈？26日，记者从清华大学获悉，该校微电子所、未来芯片技术高精尖创新中心钱鹤、吴华强教授团队，与合作者成功研发出全球首款多阵列忆阻器存算一体系统，在处理卷积神经网络时的能效比图形处理器芯片高两个数量级，大幅提升计算设备的算力，且比传统芯片的功耗降低100倍。

该系统以忆阻器替代经典计算机底层的晶体管，以更小的功耗和更低的硬件成本大幅提升计算设备的算力，在一定程度上突破了传统计算框架的限制。相关成果近日发表于《自然》杂志上，研究团队正计划构建全新计算机系统。

如何用计算存储一体化突破AI算力瓶颈，是近年来国内外的科研热点。寻找合适的硬件，是提升算力的基础之一。

钱鹤、吴华强教授团队通过优化材料和器件结构，成功制备出高性能忆阻器阵列。为解决器件非理想特性造成的系统识别准确率下降问题，他们提出一种新型的混合训练算法，仅需用较少的图像样本训练神经网络，并通过微调最后一层网络的部分权重，使存算一体架构在手写数字集上的识别准确率达到96.19%，与软件的识别准确率相当。

同时，他们提出空间并行的机制，将相同卷积核编程到多组忆阻器阵列中，各组忆阻器阵列可并行处理不同的卷积输入块，提高并行度来加速卷积计算。

在此基础上，该团队搭建了全硬件构成的完整存算一体系统，在系统里集成了多个忆阻器阵列，并在该系统上高效运行了卷积神经网络算法，成功验证了图像识别功能，证明了存算一体架构全硬件实现的可行性。

“基于忆阻器的新型存算一体架构，可以打破算力瓶颈，满足人工智能等复杂任务对计算硬件的高需求。”清华大学未来芯片技术高精尖创新中心教授吴华强说。

人工智能应用蓬勃发展，急需强大的芯片计算和存储能力支撑。在传统计算架构中，芯片中的计算与存储在不同电路单元中完成，大量数据搬运导致功耗增加和额外延迟，成为突破算力的瓶颈。提高算力，推进存算一体计算是路径之一。

忆阻器，具有记忆电阻之功能，其尺寸小、能耗低，兼具储存和处理信息双重功能，近年来成为存算一体领域的热门潜力器件。

近年来，研究团队通过优化材料和器件结构，成功制备出更高性能的忆阻器阵列。“我们改变材料上覆盖层的组分，通过调试热导率和电导率，调整材料内部导电系数的强弱，来实现优化。”吴华强说。

攻关期间，材料和工艺集成是最大挑战，“做这种新的芯片需要观察大量统计规律，但当时没有大型代工厂支持，我们只能在实验室摸索，有段时间有点崩溃，每次做完实验，结果都很分散。”吴华强说，后来，他们与中科院微电子所、北京大学等单位共同合作，终于解决了难题。

该团队集成了8个包含2048个忆阻器的阵列，并构建了一个五层的卷积神经网络进行图像识别，精度高达96%以上。对比数据显示，基于忆阻器的卷积神经网络比目前最先进的图形处理器的能效要高出两个数量级。

惊人提升如何实现？吴华强说，团队提出了一种新型的混合训练算法，以解决器件固有缺陷造成的系统识别准确率下降问题。这种算法仅需用较少图像样本训练神经网络，并微调最后一层网络部分权重；同时提出空间并行机制，大幅提高并行度，加速卷积计算。

目前，该成果已在《自然》在线发表，团队正在开展工艺优化，为下一步研制更大规模的芯片做准备。有了体积小、功耗低、算力强的存算一体芯片，手机上就能运行人工智能应用，让手机更懂人类不再遥远。吴华强透露，“我们还计划构建包括忆阻器、存算一体芯片到存算一体编译器等在内的全新计算机系统。”