当FPGA复位扇出较多时有以下办法可以解决

xilinx推荐尽量不复位,利用上电初始化,如果使用过程中需要复位,采用同步高复位。

 当FPGA复位扇出较多时有以下办法可以解决_设计制作_RF/无线

如果逻辑工程较大,复位扇出会较多,会很影响时序,有以下常用方法:

复位信号按照不同     时钟   域分为     rs   t0..rstn,每个复位信号被对应时钟域的时钟打一拍输出,复位不同时钟域,同时对所有复位     寄存器   用max fanout约 束。

复位信号上bufg,通过全局时钟线减少信号延迟,同时可以完全忍受高扇出。

不同的大模块用不同的复位信号,设计一个全局复位时序,先复位模块x1 再复位x2.。.直到复位完成xn。还可以做一个握手协议,每个模块复为成功 后输出一个信号,复位模块检测到此信号再进行下一步复位,如果超过某 时间该出现的复位信号没出现,则报错。此方法比较复杂,管理比较精细,优点就是复位比较可靠,不会出现需要多次复位才能成功的情况。适用于超大规模可靠设计。

异步复位同步释放:也就是先做一个异步复位电路,当复位信号来临时立马复位,输出经过同步器同步到不同时钟域输出,扇出大的情况下加max fanout约束。前面的异步复位可以解决同步复位时时钟边沿在复位信号边沿附近时出现的亚稳态,而输出时由于是同步器打拍,又避免了异步释放时,时钟和复位信号边沿接近时的亚稳态传播,同时保证复位信号和时钟边沿对齐。

2
34
0
35

相关资讯

  1. 1、人工智能结合边缘计算能使云端数据更安全4821
  2. 2、星三角降压启动电路,你能这样答出来吗?2733
  3. 3、一文详谈物联网智能传感器1671
  4. 4、武汉计划投资近300亿元推动工业智能化改造969
  5. 5、中国LED行业分析:发展机遇与挑战并存4114
  6. 6、如何看待EtherCAT技术向G时代的演进3791
  7. 7、汽车SiC功率半导体势不可挡2559
  8. 8、纽约警方利用面部识别技术追踪BLM活动人士4538
  9. 9、华为:不造车!聚焦ICT产业与汽车产业融合2434
  10. 10、中美贸易战下的工业自动化:市场下滑但不悲观4413
全部评论(0)
我也有话说
0
收藏
点赞
顶部