当FPGA复位扇出较多时有以下办法可以解决

xilinx推荐尽量不复位,利用上电初始化,如果使用过程中需要复位,采用同步高复位。

 当FPGA复位扇出较多时有以下办法可以解决_设计制作_RF/无线

如果逻辑工程较大,复位扇出会较多,会很影响时序,有以下常用方法:

复位信号按照不同     时钟   域分为     rs   t0..rstn,每个复位信号被对应时钟域的时钟打一拍输出,复位不同时钟域,同时对所有复位     寄存器   用max fanout约 束。

复位信号上bufg,通过全局时钟线减少信号延迟,同时可以完全忍受高扇出。

不同的大模块用不同的复位信号,设计一个全局复位时序,先复位模块x1 再复位x2.。.直到复位完成xn。还可以做一个握手协议,每个模块复为成功 后输出一个信号,复位模块检测到此信号再进行下一步复位,如果超过某 时间该出现的复位信号没出现,则报错。此方法比较复杂,管理比较精细,优点就是复位比较可靠,不会出现需要多次复位才能成功的情况。适用于超大规模可靠设计。

异步复位同步释放:也就是先做一个异步复位电路,当复位信号来临时立马复位,输出经过同步器同步到不同时钟域输出,扇出大的情况下加max fanout约束。前面的异步复位可以解决同步复位时时钟边沿在复位信号边沿附近时出现的亚稳态,而输出时由于是同步器打拍,又避免了异步释放时,时钟和复位信号边沿接近时的亚稳态传播,同时保证复位信号和时钟边沿对齐。

2
34
0
35

相关资讯

  1. 1、看清自己的职场宿命——腾讯职级系统2706
  2. 2、微信中的二次创业机遇:继公众号的内容窗口后,小程序的服务入口已来3740
  3. 3、微信视频号的入门须知与运营指南1287
  4. 4、5年职场踩坑无数,总结了20条经验,建议收藏起来慢慢看!1408
  5. 5、新人·你不要太浮躁4267
  6. 6、一个完整的产品专题页面策划思路是什么样子?4551
  7. 7、2017,那些我们追过的广告?4989
  8. 8、从不同的产品,来看互联网的好与坏686
  9. 9、口碑饿了么的“菜场”和美团的菜“场”1776
  10. 10、互联网三大家族席卷中国财富2192
全部评论(0)
我也有话说
0
收藏
点赞
顶部