当FPGA复位扇出较多时有以下办法可以解决

xilinx推荐尽量不复位,利用上电初始化,如果使用过程中需要复位,采用同步高复位。

 当FPGA复位扇出较多时有以下办法可以解决_设计制作_RF/无线

如果逻辑工程较大,复位扇出会较多,会很影响时序,有以下常用方法:

复位信号按照不同     时钟   域分为     rs   t0..rstn,每个复位信号被对应时钟域的时钟打一拍输出,复位不同时钟域,同时对所有复位     寄存器   用max fanout约 束。

复位信号上bufg,通过全局时钟线减少信号延迟,同时可以完全忍受高扇出。

不同的大模块用不同的复位信号,设计一个全局复位时序,先复位模块x1 再复位x2.。.直到复位完成xn。还可以做一个握手协议,每个模块复为成功 后输出一个信号,复位模块检测到此信号再进行下一步复位,如果超过某 时间该出现的复位信号没出现,则报错。此方法比较复杂,管理比较精细,优点就是复位比较可靠,不会出现需要多次复位才能成功的情况。适用于超大规模可靠设计。

异步复位同步释放:也就是先做一个异步复位电路,当复位信号来临时立马复位,输出经过同步器同步到不同时钟域输出,扇出大的情况下加max fanout约束。前面的异步复位可以解决同步复位时时钟边沿在复位信号边沿附近时出现的亚稳态,而输出时由于是同步器打拍,又避免了异步释放时,时钟和复位信号边沿接近时的亚稳态传播,同时保证复位信号和时钟边沿对齐。

2
34
0
35

相关资讯

  1. 1、清风徐来|WAGO-I/O-SYSTEM750成就绿色船舶“水波不兴”1742
  2. 2、变废热为电能:博格华纳有机朗肯循环废热再回收系统2281
  3. 3、2018上半年中国人工智能领域融资317亿美元2853
  4. 4、一款由LM139构成的方波发生电路的设计与实现1737
  5. 5、新基建十万亿投资大幕将启数据中心、工业互联网加速推进1541
  6. 6、“十三五”期间充电桩市场将突破300亿元,但这五大难题仍待解4830
  7. 7、2020年会出现哪些颠覆性的存储技术3528
  8. 8、智能网关技术关键及典型参考设计集锦381
  9. 9、各种白光LED专用驱动电路的特性对比分析1448
  10. 10、Linux电源管理:RuntimePM的软件框架2036
全部评论(0)
我也有话说
0
收藏
点赞
顶部