高速PCB设计中的信号衰减和串扰

高频传输介质使接收器难以解释正确的信息。由于传输介质，发生以下传输损耗：

1.1 介电吸收：高频介质中的信号使PCB介电材料吸收信号能量。它降低了信号强度。只能通过选择理想的PCB材料来控制它。

1.2集肤效应：高频信号还负责产生电流值变化的波形。此类信号具有其自感值，该值会在高频下引发增加的感抗。它会减少PCB表面的导电面积，增加电阻并降低信号强度。可以通过增加磁道宽度来减小趋肤效应，但并非总是可行的。

高速PCB设计中的衰减控制

除了精心选择PCB绝缘体材料和走线布局外，还可以通过包括可编程差分输出电压，预加重和接收器均衡来降低信号衰减。差分输出电压的增加有助于改善接收器处的信号。预加重是仅通过增加第一个发射符号的电平来增强高频信号分量的方法。接收器均衡电路衰减低频信号分量，以覆盖传输线损耗。

2.高速PCB设计中的串扰

作为电子行业的狂热者，我们都知道电流（例如信号）何时通过电线传播，并在其附近产生磁场。如果附近有两条导线，则这两个磁场有可能相互作用，从而导致两个信号之间的能量交叉耦合，称为串扰。显着地，电感耦合（由来自空闲导线上的源导线的磁场感应的电流）和电容耦合（当空闲导线暴露于与源中电压的变化率成比例的电流量时的电场的耦合）导线）会导致串扰的能量交叉耦合。

高速PCB信号线上的串扰。

串扰有两种类型：垂直和水平。垂直串扰是由其他层或中间层上的信号引起的，而同一层或内层上的信号则引起水平串扰。

注意：最大串扰值是接收器上的预期电压与接收器阈值之间的差。

3.1高速PCB设计中的串扰控制

可以通过增大走线间距，在各层之间放置接地层以及使用低介电材料来防止串扰。

3.1.1 迹线间距：两条迹线之间的中心间距应至少为其迹线宽度的3倍。在不影响两条走线之间的距离的情况下，将走线与接地平面之间的距离减小至10密耳有助于减轻串扰。

迹线分离可以减少高速PCB中的串扰。

3.1.2 实心接地层的放置：通过在层之间放置实心接地层，可以防止不同层之间的串扰。尽管增加平面会增加成本，但它们解决了SI问题，例如控制走线阻抗，减少旁路电容器电流环路和电源阻抗等。

3.1.3 低介电常数材料：低介电常数材料可通过减少走线之间的互电容/杂散电容来克服串扰。

4.直角走线和过孔对高速PCB设计的影响

走线布线和通孔位置会通过增加反射，串扰和更改阻抗值来影响信号完整性。具有直角的走线会导致更多的辐射，因为它会增加拐角区域的电容值，从而导致特性阻抗发生变化，然后反射。

解决方案：可以通过将直角弯曲替换为两个45度角来最小化反射。为了获得最小的阻抗变化，圆形弯曲布线是最佳的。

在拐角处，高速信号应改为45°弯曲。

通孔对于布线很重要，但通孔会增加电感和电容值。这会改变特性阻抗值，从而增加反射。

过孔还会增加走线长度。请勿在不同的走线中添加过孔。

5.在高速PCB设计中使用不同的布线技术

正交路由可将信号定向到不同的层上，并最大程度地减少耦合区域。

最小化信号之间的平行游程长度（> 500密耳）。

减少驱动器扇出（负载数量）。