用于SoC中嵌入式仪器测试的解决方案：第1部分
由于市场上物联网，人工智能和无线通信的发展，半导体行业受到了推动创新的影响。必须在规定的时间范围内以高质量将这些创新形成产品，以承受竞争需求。为了实现这一目标，IP可重用性变得非常重要，并且正在推动行业朝着独立IP测试的方向发展。
由于集成了嵌入式存储器，微处理器，CPU，模拟IP，混合信号IP，DSP，时钟和时钟，因此我们的智能手机，平板电脑，智能电视和语音助手（如Alexa或Google Home）中提供的高效实用程序成为可能。这些复杂设计的小工具中的单个芯片上的电源控制。
Apple A11 Bionic SoC的最新突破使得拥有6核64位ARM CPU（其中两个以2.33 GHz运行），3核GPU，用于图像处理功能的DSP，安全协处理器，单个芯片上存在多个IP。对于此类复杂的SoC，至关重要的是，采用统一的接口机制可以分别访问这些IP，以便测试和诊断制造过程中引入的缺陷。根据IEEE 11491/1500标准描述的用于系统测试的常规方法无法满足测试设计自动化的需求。此外，当IP在层次结构的不同级别上多次实例化时，这些标准还具有与IP的测试访问时间和测试向量可重用性相关的某些限制。为了应对这些测试挑战，
本文分为两个部分。第一部分概述了IJTAG使用模型的重要功能，而后一部分则描述了网络接口，其体系结构以及它如何应对SoC测试的主要挑战。
介绍
通过自动化使生活变得越来越简单，这确实导致了SoC架构的更加复杂。随着SoC复杂度的提高，实施有效的系统测试方法变得至关重要。
这可以通过实现IEEE P1687标准（也称为内部JTAG（IJTAG）标准）来实现。根据IEEE P1687中提供的文档，IJTAG被定义为“ 用于嵌入式和控制在半导体设备中的仪器的标准。本标准将开发一种通过IEEE 1149.1测试访问端口（TAP）访问嵌入式测试和调试功能（而不是功能本身的设计）的方法，以及可能需要的其他信号。
仪器可以称为任何正在测试和诊断的片上电路，可以通过IEEE 1149.1 TAP＆TAP控制器对其进行访问，配置和通信。广义上，知识产权（IP）可以称为一种手段。该标准尚未取代IEEE 1149.1（JTAG）或IEEE 1500（WTAP）的现有测试协议。实际上，它定义了已通过WTAP / JTAG接口连接以与芯片级JTAG TAP通信的仪器的网络连接性。
让我们通过以下情形了解IJTAG的含义和重要性：
考虑一个具有2个层次组件的简单SoC。如图1所示的块B1和B2。B1具有WTAP接口，而B2具有JTAG接口。SoC还具有一个顶级TAP，通过它可以访问2个模块。WTAP可以轻松地在边界处提供来自B1核心的信号/位，而与B2核心相关的位/信号则通过TAP2＆TDR在边界处提供。但是，要从SoC级别访问这些模块，必须将位于相应模块边界的位置于顶级。IJTAG P1687提供了在顶级定义这些位所需的统一访问框架，通信协议和接口描述。此外，SoC设计中的IP也需要相互通信。
图1通过非结构化网络接口从SoC TAP访问WTAP / JTAG接口核心
为什么JTAG / 1500标准不够用？
也许有人会怀疑，额外的IJTAG网络体系结构是否值得拥有额外的硬件，这会增加设计面积，特别是当可以通过JTAG TAP和TDR方法访问嵌入式IP时。答案是与B1的嵌入式MBIST仪器接口，送入IR的指令代码选择要连接的仪器。因此，通过单个活动的IEEE 1149.1指令一次只能访问一种仪器。TDR的长度是固定的，与在芯片上选择的仪器无关。这意味着边界扫描链的长度是固定的，并且具有固定的指令配置。而且，即使所有仪器都没有同时成为目标，所有仪器也必须始终保持可访问性。上述功能使JTAG网络在扫描路径管理方面效率低下，进而导致更长的测试时间并最终导致更高的测试成本。已经提出并制定了IEEE P1687标准来克服所有这些限制。
IJTAG使用模式
图2所示的IJTAG使用模型说明了使用P1687标准的访问方法的实现。它描绘了三个区域–“ Instrument zone”（作为目标区域或要与之连接的区域）（最右边的区域），位于中间区域的“ IJTAG网络接口区域”和最左边的区域为“ controller”区域的区域并且包括TAP及其控制器。必须注意，TAP控制器，TAP的4个端口和仪器不是IJTAG标准的一部分。在此模型中，仪器的访问是通过TAP进行的，就像在以前的场景中一样，但是IJTAG网络提供了一个接口平台，该接口平台有助于主动扫描路径管理，从而为该标准提供了强大的即插即用功能。
IJTAG使用模型的操作如下：
来自TAP的TDI的“扫描输入”（si）信号首先启用与仪器扫描路径相关的“选择位”。
这有助于激活与要连接的仪器关联的特定扫描路径；在这种情况下，MBIST仪器
该“选择位”称为段互连位（SIB）。
SIB在本地生成选择信号，该选择信号被馈送到TDR，后者负责MBIST仪器的访问。
一旦TDR提供“ RUN”信号，MBIST控制器便开始进行存储器测试。存储器测试完成后，“ DONE”信号和“ STATUS”指示通过/失败状态通过TDR的“ from_so”信号反馈到SIB。
SIB通过“ so”信号将此通过/失败信号提供给TAP。
通过这种方式，可以通过使用IJTAG网络接口通过SoC中的顶级TAP来访问嵌入式MBIST仪器。
启动仪器后，可以关闭允许访问被测仪器的扫描路径。例如，在激活MBIST仪器的所有启动信号后，对复杂SoC中所有存储器实例的测试将花费很长时间。在测试完成并产生PASS / FAIL状态之前，如果SIB继续为1，则路径将保持活动状态。
图2 IJTAG使用模型
这将不必要地使此扫描路径上的资源紧张，并导致更长的测试时间。为了避免这种情况，在使该扫描路径上存在的所有仪器和TDR处于活动状态之后，可以脱机运行独立测试，并且可以将SIB控制位再次设置为0。这将允许操作在其他仪器上开始，并且不会影响非活动扫描路径上的仪器。因此，启动同步测试有助于减少测试访问时间。此外，虽然我们访问特定的仪器，但不需要其他仪器访问；可以禁用与它们关联的SIB，以使其远离扫描路径。这也有助于减少访问时间，这是该标准的另一个重要优势。一旦描述了IJTAG标准的所有组件，就可以清楚地理解该标准的操作。
结论
在本文的这一部分中，我们研究了JTAG标准的固定长度TDR和固定指令配置如何使它无法有效地满足具有多个嵌入式IP的SoC中不断增长的测试设计自动化需求。根据本节中对IJTAG使用模型的简要说明，我们研究了如何使用此标准启用测试自动化。我们还了解到，IJTAG标准不能替代现有的IEEE 1149.1 / 1500标准。硅行业的一些领先厂商正在迅速采用此标准，因为它可以轻松访问MBIST，芯片的内部扫描链，并加快调试功能。
