2月25日消息，比利时imec与该国根特大学合作，开发了一种高速硅模拟时间交织器，该交织器使用PAM-4调制，以700 mW的功耗实现高达100 Gbaud（200Gb/s）的信号速度。时间交织是一种使用多个相同的A/D转换器（ADC）来实现高于一个ADC所能支持的采样率的技术。新架构旨在成为数据中心中高速光收发器的重要组件，可以处理未来的数据爆炸。

为了应对数据爆炸，近年来，数据中心增加了通过光纤电缆的分层网络互连服务器机架的光链路数量。Imec解释说，这些链路需要低成本，低功耗，但需要将信号速度提高到至少100Gbaud。

到目前为止，这些高速光收发器必须使用InP衬底，但是由于制造成本高，InP工艺不适合大规模生产，因此需要使用更便宜的基于Si的CMOS工艺来实现。

但是，由于模拟带宽在基于Si的CMOS工艺中受到限制，因此无法实现所需的高速，并且D/A转换器（DAC）的带宽很难超过50GHz。该研究小组现已成功使用55nm SiGe BiCMOS技术实现了更高的带宽。

BiCMOS芯片结合了四个DAC的输出和四个25Gbaud流的时间交织以达到100Gbaud的信号速率。

这等效于以100GSps工作的单个DAC，尽管使用PAM-4调制格式实现200 Gbps的数据速率，原型的总功耗仍可降低至700mW。该研究小组指出，与Si一样，SiGe BiCMOS技术也可以扩展到大规模生产，从而为为下一代数据中心提供经济高效的高速光收发器铺平了道路。

采用填孔方法的简化技术降低了硅锗加工操作的昂贵成本和复杂性，有助于IC制造商降低成本和缩短周期时间。

Imec开发出了一种采用CVD的SiGe优先沉积的新方法。该研究机构将这种方法进一步设计成为一种沟道变窄的创新技术，可以仅通过沉积填孔，而不需要光刻/刻蚀以及随后的化学机械研磨（CMP）。

这种技术为减少工艺操作次数提供了一个途径，从而可降低集成电路的制造成本。

异质性集成的功能模块（例如模拟CMOS或MEMS）可能需要高深宽比的深沟道。这些通常是借助光刻和等离子刻蚀工艺来实现的。变窄沟道通常是采用填充材料的方法，然后选择性刻蚀填充的材料，以达到预期的沟道宽度。但这种技术需要昂贵和复杂的光刻技术和等离子刻蚀处理。

由于存在孔洞，传统的互连级填充技术要求用额外的CMP步骤实现表面平坦化。这些额外的刻蚀和平坦化过程非常复杂，增加降低良率的缺陷，成本高昂。因此，寻找不需要复杂的光刻和刻蚀实现沟道变窄，以及CMP处理填孔的替代方法是减少制造过程中操作次数，因而节省制造成本的一种可行方式。

Imec最近发明了一种利用CVD优先沉积掺硼硅锗的新方法。优先沉积是通过用CF4 RF等离子体预处理衬底实现的，与SiGe衬底相比，这可以增加SiGe在SiO2衬底上沉积的聚结时间。聚结时间是一个成核层在衬底表面完全形成并开始连续SiGe沉积之前所需的时间。

这种效果是由于在SiO2衬底增加了C和F，这就大大降低了在潜伏期所形成的晶粒表面密度。CF4前处理和CVD沉积可以在同一个处理室中按顺序执行，而无需破坏真空，或分别在不同的处理室或设备执行。

Imec已经使用这种方法开发了用于沟道变窄和填孔的纯沉积技术。这些简化的技术可以降低昂贵成本和加工操作的复杂性。Imec表示，它已经成功地展示了这些技术的可行性，与常规方法的沟道变窄和填孔相比，采用这些技术将实现不太复杂的工艺。这将有助于IC制造商通过减少加工操作改善成本和周期时间。