本文介绍了一种技术，该技术使我们能够将灵活性纳入CCD成像系统的操作参数中。

在本文中，我们将讨论CCD（电荷耦合器件）中binning的概念。

什么是Binning？合并电荷包

CCDs以及将其整合到功能系统中的工程师，在从像素点到读出放大器的过程中，擅长阻止成千上万个电子束混合在一起。但是，如果由于某种原因我们希望一个像素的电荷与另一像素的电荷混合在一起，则CCD的结构使其易于实现。

有意地将来自不同像素的光产生的电荷组合起来，称为合并（binning），就好像我们将电子扔进某种公共容器中一样。

让我们考虑为什么我们要这样做。

binning的优势

在CCD中使用binning的优势可以分为两个主要方面：

增加帧频

改善信噪比

增加帧率

binning的好处之一是速度。binning就像下采样；图像数据的分辨率根据执行了多少像素合并而降低。

假设我们有一个1000×1000像素的传感器。如果在激活水平移位寄存器之前将两行合并为一，则只有500行数据。因此，总读出时间减少了大约两倍。

然后，如果在水平读取期间将两个像素合并为一个像素，则会创建500像素的线宽并将读取时间减少两倍。

该技术在需要灵活成像操作的各种应用中很有用。一个例子是一台数码相机，它需要同时产生高质量的静止图像和低质量的视频。Binning提供高帧速率的降采样图像数据，然后使用非binned读出以全分辨率获取单个图像。

在此图中，将两个垂直相邻的像素合并在一起，然后将这些合并后的带电数据包中的两个沉积到输出节点上，从而得出Binning因子为4。

改进的信噪比（SNR）－以及对CCD噪声源的关注

Binning类似于数字下采样，但不相同。如果我们通过消除（例如）每隔一行和每隔一个像素来进行下采样，则数据将丢失。我们降低了分辨率，但没有做任何改善剩余数据的事情。

当我们进行Binning时，不会简单地丢弃数据，因为我们正在组合相邻像素的电荷。这意味着Binning是在弱光条件下提高SNR的一种手段。

重要的是要了解Binning是如何精确影响SNR的，为此，我们需要了解CCD噪声的性质。我计划在以后的文章中更全面地探讨图像传感器的噪声，因此这仅仅是裸露的骨头。

CCD中的主要噪声源是光子噪声，暗噪声和读取噪声。光子噪声和暗噪声成为每个像素中生成的电荷包的一部分。读取噪声包括在将CCD电荷包转换为可用数字数据的过程中引入的所有噪声。

Binning不是光子噪声或暗噪声的解决方案；例如，当您合并两个相邻像素的电荷包时，您只是在将一个像素的暗噪声添加到另一个像素的暗噪声中,SNR不变。

但是，由于外部电子设备的操作不受合并的影响，因此可以大大降低读取噪声的影响。这些电路甚至都不知道合并已经发生。如果将接收到相同数量入射光的两个像素合并在一起，则信号就加倍了，并且该合并后的像素在片外处理期间会看到相同数量的读取噪声。因此，SNR增加了两倍。如果对四个像素进行Binning，则SNR会增加四倍。

Binning的极限：不要超过您的极限

因此，我们可以看到，Binning是权衡噪声性能的一种简单有效的手段。但是，您确实必须施加一定程度的约束-这种提高SNR的方法有局限性。

CCD中的每个电荷保持位点都具有完整的阱容量（AKA阱深度），该容量指定可以包含的最大电子数。垂直合并将其他电子（即，一个像素以上的电子）移入水平移位寄存器，水平合并将其他电子移至输出节点。如果Binning引入的电荷量超过了整个阱的容量，则会发生饱和并且图像质量会下降。

实施CCD Binning

让我们简要地看一下一些时序图，这些时序图说明控制信号和合并之间的关系。我们将使用安森美半导体的KAI-1003 CCD图像传感器中的示例。

下图显示了标准读数的图像。

该图取自KAI-1003数据表。

V1和V2脉冲代表垂直移位寄存器的活动：像素行向水平移位寄存器移动。V1 / V2脉冲后跟H时钟（H1A，H2A等）上的（频率更高）脉冲，这些时钟控制水平移位寄存器。R（复位）时钟在每个H时钟周期内脉冲一次。这是将电子从浮动扩散中清除的信号，因此可以移动后续像素的电荷包。

下一张图对应于2×2装仓，即将四个相邻像素的平方合并为一个输出值。

图取自KAI-1003 KAI-1003数据表。

V1 / V2脉冲两次，以便在水平移位寄存器中合并两行像素。这样就完成了垂直合并。

之所以会发生水平合并，是因为每两个 H1 / H2脉冲只有一个复位脉冲-水平移位寄存器在清除电荷之前将来自两个像素的电子沉积到浮动扩散中。

结论

Binning是一种有用的技术，它允许CCD实现更高的帧速率和更高的信噪比。我希望您现在了解为什么成像系统会进行Binning，如何实现Binning以及全井能力带来的限制。