通过使用与制造硅基晶体管相同的设备，可以实现这种快速生产。碳纳米管场效应晶体管（CNFET）比当前的硅芯片具有更高的能源效率，可用于制造新型的三维处理器，但是由于制造方面的限制，迄今为止它们大多存在于有限的空间中。现在，麻省理工学院的研究人员已经展示了如何使用现有的硅制造设施和半导体代工厂在200mm晶圆上大量制造CNFET，这是芯片设计的行业标准。

    碳纳米管场效应晶体管  

尽管数十年来技术进步一直在使硅基晶体管的制造价格下降，但随着摩尔定律的实现以及随着更多的晶体管被集成到集成中而使我们不再看到能源效率的提高，这种趋势正在迅速接近尾声。电路。

另一方面，根据MIT团队研究的Max Shulaker的说法，CNFETS的能源效率远远高于硅基晶体管，“高出一个数量级……效率”。与在500摄氏度左右的温度下制造的硅基晶体管不同，

CNFET可以在接近室温的温度下生产。Shulaker解释说：“这意味着您实际上可以在先前制造的电路层之上直接构建电路层，以创建三维芯片。” “基于硅的技术不能做到这一点，因为会熔化下面的层。” 预期通过结合逻辑和存储功能，这种由CNFET制成的3D计算机芯片将击败由硅制成的最新2D芯片的性能。

MIT研究人员Anthony Ratkovich（左）和Mindy D. Bishop举了一个硅晶片的例子。图片记入麻省理工学院

    制造CNFET  

可以使用各种方法来制造CNFET，但是，沉积纳米管最有效的方法之一就是孵育。该方法涉及将晶片浸入纳米管浴中，直到它们粘在晶片表面上。

尽管孵化方法在工业上是可行的，但这并不能以导致理想性能水平的方式对齐纳米管，这在很大程度上取决于沉积过程。纳米管以随机方向或相同方向粘附在晶圆上，后者是理想的，但很难实现。哈佛-麻省理工学院健康科学与技术计划的博士生Mindy Bishop解释说：“要以完美的取向在数十亿毫米的200毫米大晶片上放置数十亿个直径很小的纳米管确实很困难。” “要把这些长度标尺放到上下文中，这就像试图以完全定向的干意大利面覆盖新罕布什尔州的整个州一样。”

经过实验，Bishop和研究小组得出结论，简单的孵化过程将产生出可以胜过硅的CNFET。

    快1,100倍  

对孵化过程的仔细观察向研究人员展示了他们如何改变孵化过程，使其更适合工业应用。例如，他们发现间歇性干燥干晶圆的方法干循环可以将孵育时间从两天减少到150秒。

在研究了用于制造CNFET的沉积技术之后，Shulaker及其同事进行了一些更改，与传统方法相比，将制造过程加快了1100倍以上，同时降低了生产成本。他们的技术将碳纳米管边到边沉积在晶圆上。

舒拉克说，他的研究代表着“迈出了一大步，使之跃入生产级设施。” 他补充说，弥合实验室与行业之间的鸿沟是研究人员“很少有机会这样做”。“但这是对新兴技术的重要试金石。”研究团队的下一步将是在工业环境中使用CNFET构建不同类型的集成电路，并探索3D芯片可以提供的一些新功能。