10月13日，楷登电子（Cadence DesignSystems, Inc； NASDAQ：CDNS）今天宣布推出Cadence®系统级验证IP(System VIP)，这是一套新的工具和库，用于自动化系统级芯片(SoC)测试台组装、总线和CPU流量生成、高速缓存一致性验证和系统性能瓶颈分析。使用Cadence System VIP，创建复杂的超大规模、汽车、移动和消费类芯片的客户可以将芯片级验证效率提高10倍。

新的Cadence System VIP解决方案将Cadence在IP级验证自动化方面的市场领先地位带到了芯片级。使用Cadence System VIP解决方案创建的测试可在Cadence仿真、仿真和原型设计引擎中移植，并且还可以扩展到硅后升级。Cadence System VIP由四个新工具和库组成。

- 系统测试平台生成器。允许用户自动生成具有复杂的内存、缓存、接口和总线配置的SoC测试平台。

- 系统流量库。为用户提供丰富的预定义测试组合，可插入系统VIP测试平台，包括一致性、性能、PCI Express® (PCIe®)和NVMe子系统。

- 系统性能分析器。为内存子系统、互连和外围设备提供全面的性能分析报告和可视化。

- 系统验证记分板。提供全面的数据和高速缓存一致性检查，检查范围包括连贯的互连、存储器和外围设备。

"Renesas已经使用Cadence VIP多年，并重视Cadence在先进SoC验证技术方面的领导地位。"Renesas共享研发EDA部门设计方法学部总监Tetsuya Asano表示，"通过在我们现有的基于Cadence Xcelium和Palladium平台的验证环境中添加新的System VIP，并改进刺激物重用和自动化，我们进一步加快了SoC验证流程，效率提高了10倍，使我们能够更快地为客户提供创新的高质量产品。"

"通过与Cadence的合作，我们减少了一些复杂的SoC验证挑战，特别是围绕I/O外设的挑战。"Arm公司设计服务总监Tran Nguyen说。"通过使用Cadence系统流量库和系统性能分析仪，Arm能够自动化复杂的测试生成流程，从而实现更快的PCIe集成验证和性能分析。"

"随着SoC上集成IP块的数量和复杂性的增长，验证挑战成倍增加，"Cadence公司企业副总裁兼系统与验证集团总经理Paul Cunningham说。"我们新的Cadence System VIP解决方案通过自动化处理当今一些最关键的劳动密集型芯片级验证挑战，极大地提高了验证吞吐量。"

Cadence System VIP工具套件是更广泛的Cadence验证套件的一部分，并支持公司的智能系统设计™战略。Cadence验证套件由核心引擎和智能验证技术组成，可提高验证吞吐量和设计质量，满足各种应用和垂直领域的验证要求。

    关于Cadence  

Cadence是电子设计领域举足轻重的领导者，建立在30多年的计算软件专业知识基础上。公司应用其基本的智能系统设计战略，提供软件、硬件和IP，将设计概念变为现实。Cadence的客户都是世界上最具创新性的公司，他们为最具活力的市场应用提供从芯片到电路板再到系统的非凡电子产品，包括消费类、超大规模计算、5G通信、汽车、航空航天、工业和医疗保健。财富》杂志连续六年将Cadence评为 "100家最佳雇主 "之一。