为什么嵌入式开发人员考虑将串行NAND闪存用于AI系统中的代码存储

您对NAND的可靠性，寿命和性能有何假设？本文提出，嵌入式开发人员应该对可能用串行NAND闪存替代SPI NOR闪存以存储关键任务启动和应用程序代码的潜在优势持开放态度。

人工智能（AI）创造的创新潜力激发了每个市场领域的嵌入式开发人员。实际上，从“创新”的角度进行思考似乎有些奇怪，因为AI的基本技术本身并不新鲜：IBM的Deep Blue AI系统早在1997年就击败了国际象棋世界冠军Garry Kasparov。

但是在这一早期突破之后的二十年中，引入人工智能技术的进展缓慢。只是在2010年代后期，星座才以使AI成为嵌入式开发的主流的方式进行调整，这歌方法通过两个因素得以实现：首先，由传感器丰富的IoT系统生成的庞大训练数据集的可用性。由于YouTube，Instagram，Snapchat和Facebook Live等平台的普及，首次大批标记图像，视频和其他形式的数据也已上市。

其次，嵌入式系统的主要功能（如应用处理器，SoC或FPGA等设备）的功能已达到关键点，它们可以充当“推理引擎”。这意味着他们可以运行机器学习算法，该算法使电子系统能够解码像素文件并识别诸如猫或狗之类的物体。

现在，人工智能技术将迅速在嵌入式系统中采用：分析公司IDC预计，到2023年，用于边缘计算系统的AI优化处理器市场的复合年增长率将达到65％。提出了有关嵌入式开发人员当前为代码存储提供内存的方法的可持续性的问题。

如今，SPI NOR闪存是用于在嵌入式系统中存储启动和应用程序代码的首选内存类型。但是SPI NOR在提供更大内存容量以适应新AI应用程序正在生成的更大代码库的压力下不断发展。当今，软件丰富的嵌入式系统还往往需要在现场进行定期更新，实施安全补丁并添加功能，这一功能使SPI NOR Flash的编程/擦除性能成为人们关注的焦点。

NOR Flash的缩放问题

SPI NOR Flash因提供可靠的代码存储而赢得了声誉。NOR Flash技术具有固有的鲁棒性，可保持端到端信号完整性，并支持至少100,000小时的数据保留。

根据市场分析师Web Feet Research的2018年数据，按数量和价值计算，华邦电子是全球最大的SPI NOR闪存制造商，其分立SPI NOR闪存器件的供货容量为512Kbits，3.0V电源和1Mbit，1.8V电源。供应。SPI NOR闪存的容量高达2Gbit，具有极具竞争力的每位成本。但是，摩尔定律所暗示的缩放（制造工艺收缩）已经大大降低了NOR Flash技术：华邦的先进NOR Flash晶圆如今采用58纳米工艺生产。该发展路线图预测，几年后将进一步缩小至45nm左右。

这给许多开始实施AI技术的嵌入式开发人员带来了一个问题：诸如机器学习之类的应用程序会生成复杂的软件代码。开发人员将越来越需要1Gbit或更高的代码存储空间-与串行NAND闪存相比，这种大小使得SPI NOR闪存的每位成本变得没有吸引力。这是因为串行NAND闪存与SPI NOR不同，在46nm，32nm，2xnm和1xnm的工艺节点上广泛遵循摩尔定律。最近，3D NAND结构的发展使商品NAND闪存的制造商能够继续提高1xnm节点的存储密度。

由于在硅世界中，管芯面积与器件成本之间存在非常密切的相关性，因此在1Gbit及更高的高密度下，可以制造串行NAND的较小工艺节点使其比SPI NOR便宜得多。

当今的智能互联设备还需要现场且通常是空中（OTA）更新，以实施安全补丁和功能升级。SPI NOR也处于不利地位。在OTA更新操作的一个典型示例中，新代码将覆盖Flash阵列中的现有代码，这意味着在进行更新时可能需要关闭系统。为了最大程度地减少停机时间，开发人员将希望尽快安装更新。

因此，在这种情况下，更新性能的关键参数是编程时间和擦除时间-串行NAND也胜过SPI NOR的功能。

NAND Flash的声誉问题

尽管在软件丰富的嵌入式AI应用程序中串行NAND闪存具有成本和性能优势，但选择串行NAND来存储引导代码和应用程序代码的决定仍要求嵌入式社区改变观念。这是因为基于仅使用超高密度NAND的用途对所有串行NAND闪存进行的假设。

在便携式计算机或平板电脑的固态磁盘（SSD）中，制造商准备使用最新的3D多层单元技术来牺牲数据完整性和数据保留能力，以获取高容量和非常低的每位成本。用现实世界的话来说，随着时间的流逝，用户音乐或视频文件中的一些损坏或丢失是可以接受的折衷方案，以换取以最新的1xnm工艺节点制造的超低成本存储器。

但是，针对代码存储进行了优化的串行NAND闪存的性能与这种领先的/超低成本NAND截然不同。

具有性能和可靠性的串行NAND

为了提供从SPI NOR到串行NAND闪存的迁移路径，以在AI应用程序中存储代码，华邦已经改进了其串行NAND制造工艺和串行接口，以提供：

快速读取性能

快速编程/擦除性能

与SPI NOR的相同兼容性

高信号完整性和长数据保留

Winbond QspiNAND（Quad SPI NAND）闪存的高可靠性源于其制造工艺：它是采用46nm工艺生产的单级单元（SLC）闪存，比1xnm 3D多层单元（MLC）早了三代。消费类SSD中使用的闪存。该较旧过程的可靠性和质量已在现场多年运行中得到证明。46nm工艺的较大电路功能还提供了足够的净空，以允许电子泄漏而不会损害数据保留：Winbond QspiNAND Flash被指定在额定工作温度范围内可保留100,000小时的数据。

但是在46nm处，串行NAND芯片每位面积（因此每位成本）仍然比在58nm上制造的SPI NOR的面积小得多：这就是为什么串行NAND的每位成本可以低至一半的原因。 SPI NOR的密度为1Gbit或更高。

此外，内置的纠错码（ECC）可以在写入和读取操作期间保持数据的完整性。任何SoC，应用处理器或其他边缘计算平台均可轻松支持在Winbond QspiNAND Flash中实现的1位ECC方案。

第二代串行NAND的性能增强

现在，在最新一代的串行NAND闪存设备中开发了新的Winbond接口技术（QSPI-NAND），使其在基于嵌入式AI的应用中具有比SPI NOR更高的性能和成本优势。

图1.  过去，SPI NOR的读取速度比串行NAND快。

延迟是AI系统中的关键性能参数。本地实现机器学习算法的推理引擎必须执行复杂的计算操作，通常需要几毫秒的时间。这要求快速的数据读取性能。

Winbond的第一代104MHz QspiNAND闪存在连续读取模式下实现了最高50MB / s的读取吞吐量。为了进行比较，133MHz Quad SpiNOR闪存提供的最大读取吞吐量为80MB / s（见图1）。

现在，华邦推出了第二代W25Nxx JW QspiNAND系列设备，该设备在STR（单传输速率）模式下支持更高的时钟速度为166MHz（在双传输速率模式下为83MHz），最大读取吞吐量为83MB / s。通过使用W72N系列双QspiNAND闪存产品，该读取吞吐速率可以提高一倍，达到166MB / s，该产品由两个裸片封装在一个封装中，以双x4配置提供8个I / O。

创新的控制软件使主机控制器能够通过单个片选命令来操作W72N（见图2）。

图2.  华邦的双QspiNAND提供的最大读取速度为166MB / s。

这种快速的读取性能可降低AI系统的延迟。华邦QspiNAND Flash的高性能还支持快速OTA更新操作，以最大程度地减少停机时间。新的1Gbit W25N01JW QspiNAND产品的程序模式吞吐量为8.5MB / s，而Winbond SpiNOR闪存产品256Mbit W25H256JV的程序模式吞吐量为0.36MB / s。QspiNAND产品的128Kbit块的擦除时间为2ms，而SpiNOR产品的64Kbit块的擦除时间为150ms。

SpiNOR器件对1Gbit数据的总编程时间将近6分钟（356秒），而第二代QspiNAND产品仅需15秒。

易于集成到嵌入式系统

因此，将AI功能集成到嵌入式系统中的举动使OEM厂商有充分的理由评估串行NAND闪存，以替代密度为1Gbit或更高的更昂贵的SPI NOR。在华邦第二代QspiNAND产品中实现串行NAND不仅简化了简单的1位ECC的提供，而且还简化了QspiNAND接口本身的操作，从而简化了这种过渡：它与熟悉的SPI NOR接口在软件上兼容，并且只需要实现五个新命令即可控制NAND闪存技术特有的ECC和查找表（LUT）功能。

此外，QspiNAND器件（例如1Gbit W25N01JW）以行业标准的占位面积和引脚分配提供，因此它们可在现有设计中用作SPI NOR闪存部件的直接替代产品。

包括恩智浦半导体，意法半导体和瑞萨电子在内的支持该技术的SoC提供商生态系统进一步促进了将该先进，可靠的串行NAND技术集成到嵌入式系统中。例如，恩智浦已经在其用于LS1012A边缘计算处理器的FRWY-LS1012A开发板上构建了Winbond SpiStack NOR + NAND联合封装设备。在此实现中，一个Winbond QspiNAND器件存储了该板的Linux®操作系统代码，而一个小的Winbond SpiNOR裸片则存储了该芯片的启动代码。

第二代QspiNAND闪存技术现已以1Gbit的密度提供，可扩展至2Gbit，4Gbit或更高的密度。因此，它提供了嵌入式开发人员需要保证稳定增长的代码库存储的路线图，通过它们他们将在边缘实现越来越复杂的AI技术。