HSoC将重新定义芯片设计

本文探讨了半导体行业的未来以及当前的成本问题以及由此导致的创新停滞。新的定制ASIC的数量正在减少，而在高性能，功率和RF /模拟功能方面，FPGA并未完全填补空白。由单个小芯片组成的异构系统芯片（HSoC），以其最佳工艺制造，并使用异构2.5D技术连接在硅基板上，是未来，技术和业务框架也在不断发展，以使这逐渐成为现实。

小芯片如何为定制半导体设计提供前进的道路

小芯片背后的想法很简单。小芯片方法不是像过去几十年那样一直将所有功能集成到复杂的单片芯片中，而是希望将功能分解为单独的硅芯片，称为小芯片。与大多数现成的芯片不同，这些小芯片可以或可以不作为独立单元运行，并且可能需要连接到另一个小芯片以提供价值。使小芯片与现有芯片区分开的关键技术是使用硅中介层将它们连接在一起。多芯片模块（MCM）包含数个键合或倒装到有机基板的芯片，已经存在了很多年，并具有了许多优势，例如小巧的外形，成本，工艺优化的功能，以及制造商控制子系统设计的能力。硅中介层通过进一步缩小封装面积并大大增加管芯到管芯互连的数量，同时又大大降低了信号传输能力，进一步迈出了这一步。

硅中介层

导致小芯片可行的关键支持技术是硅中介层和2.5D集成技术。在这种方法中，小芯片彼此相邻地组装并安装在一块硅上，这与小芯片本身的制造可能没有什么不同。使用硅而不是有机印刷电路板意味着小芯片可以放置得更近，互连的数量可以大得多，从而导致传统方法无法进行系统分区。此外，与分立式解决方案相比，硅中介层的超小特性极大地降低了互连电阻和寄生电容，从而大大降低了I / O功耗。这使得能够采用模块化方法来达到SoC的功耗和尺寸级别。图1显示了一个简化的SoC的简化框图。大多数现代SoC的典型结构是采用模块化的功能方式，并使用先进的微控制器总线体系结构（AMBA）总线将各块互连。该总线是一种宽并行总线，允许单周期数据传输和具有总线仲裁功能的多个主机。

图1典型SoC框图

通常，当将有机印刷电路板（PCB）上的多个芯片互连时，通常使用标准的串行接口，该接口允许覆盖较大的距离，但会在设计中增加成本和逻辑分区。从小芯片设计的角度来看，关键是要在异构设计中实现与单片IC中类似的架构。这意味着要具有一种机制，可以跨越小芯片边界扩展AXI总线。

尽管目前没有将小芯片连接在一起的标准接口，但仍有许多竞争者。但是，成为标准的一个领先候选者是英特尔的高级接口总线（AIB）。该总线是大规模并行高速总线，它利用硅中介层提供的短传输距离和极其密集的互连路由。由于AIB是并行总线，并且在很大程度上是物理层接口（PHY），因此可以轻松地连接到AXI总线，从而提供低延迟和直观的逻辑操作。图2显示了使用AIB总线将SoC分解为三个小芯片的潜在情况。可以看出，HSoC的基本架构与在SoC上的架构相同。

图2 SoC划分为小芯片

功能匹配

由于这些模拟功能的尺寸不按比例缩放，导致不成比例地使用非常昂贵的硅面积，因此在CMOS中集成模拟，RF和密集存储功能不再有意义。较小几何尺寸的CMOS工艺也不太适合这些功能。实际上，大多数现代存储器实际上由堆叠在存储器控制器小芯片顶部的存储器小芯片组成。出于密度，物流和制造方面的原因，这些通常使用3D技术构造。传统接口和功能也是如此。这些功能被设计为在较低的时钟频率和/或较高的电源轨上工作，而在最先进的过程中实施则是浪费。

在过去的20年中，模拟设计取得了长足的进步，从而能够在CMOS中构建高质量的模拟电路。时间精度（利用振荡器的稳定性）代替了匹配精度的开关技术，以及放宽了精确滤波要求的delta-sigma技术，使设计人员能够保持模拟的集成。但是，模拟无法像数字方式那样在面积上扩展-使其集成成本越来越高。此外，先进工艺的击穿电压下降和电源电压开始禁止某些模拟设计。通过分解模拟部分，可以在不仅性能最佳而且价格便宜的过程中设计它们。这种方法还极大地降低了复杂SoC的风险。

产量和再利用

导致大型SoC分解的另一个主要问题是成品率。随着晶粒变大，缺陷密度驱动的成品率下降。这种产量下降可能对产品成本产生重大影响。通过使用小芯片方法，可以在针对特定小芯片功能的最佳工艺中制造所有管芯，并使小芯片尺寸保持最小，从而可以有效管理与工艺和成品率相关的成本。此外，小芯片以最根本的方式推动IP重用-它们重用经过测试的生产芯片。在此模型中，验证和的时间大大减少，TTM和最终质量大大提高。使用预开发的硅片和从根本上更简单的子模块，可以使开发过程更具可预测性且风险更低。考虑芯片系列时，异构方法允许在多个设计中分摊成本，从而大大降低了总开发成本。最后，可以减少IP许可成本。不必为每次新的SoC开发都为给定的IP支付新的许可费用，而是重新使用小芯片，实际上可以使每次使用小芯片时只需支付专利费用。这导致更多的按需付费方式，并减轻了小批量客户的负担。小芯片的使用代表了当今采用的IP重用模型中的进步。小芯片代表了向前迈出的一步，而不是授予IP或硬宏的许可，在该实践中，IP被简化为可以实践并以已知的性能进行测试。异构方法允许在多个设计中分摊成本，从而大大降低了总开发成本。在实践中，IP被简化为可以实践并以已知的性能进行测试。

图3.小芯片与外部芯片的比较

可升级性

异构设计的最后一个优势是能够升级设备并在很大程度上扩展产品的能力。从一组小芯片中创建多种功能不同的产品的能力也很引人注目。例如，通过换出存储芯片，可以解决新的应用程序，或者达到不同的价格点。随着网络安全协议的发展，安全的小芯片可以换出，而无需重新设计整个SoC。最后，随着接口升级，可以换出新的接口小芯片。从实际的角度来看，这也可以控制特征蠕变，因为整个设计不会重新打开，而仅是需要更改的目标部分。从军事角度来看，可以对HSoC进行更新以换出小芯片，而无需重新鉴定整个电路板的资格，这也可以在解决过时问题方面节省大量资金并带来巨大的收益。