管脚是     FPGA   重要的资源之一，FPGA的管脚分别包括，电源管脚，普通     I/O   ，配置管脚，     时钟   专用输入管脚GCLK等。

(1)电源管脚，通常来说FPGA内部的电压包括内     核电   压和I/O电压。

1.内核电压：即FPGA内部逻辑的供电。通常会较I/O电压较低，随着FPGA的工艺的进度，FPGA的内核电压逐渐下降，这也是降低功耗的大势所趋。

2.I/O电压 (Bank的参考电压)。每个BANK都会有独立的I/O电压输入。也就是每个BANK的参考电压设定后，本BANK上所有I/O的电平都与参考电平等同。

是否可以通过约束来设定IO管脚的输出电平那，答案是否定的，如下例所示

set_instance_assignment -name IO_STANDARD 3.0-V LVCMOS -to     pi   nA

set_instance_assignment -name IO_STANDARD 3.3-V LVCMOS -to pinB

不论设定为多大的电平，IO的输出与BANK的参考电压保持一致，也就是说，PINA和PINB的电平与其BANK的电平保持一致，而不是所约束的那样一定会是3V或3.3V的电平。那是否意味着这种约束没有作用?如果约束同一BANK上的管脚为不同电平，如PINA和PINB在同一BANK，但是电平不同，则     EDA   工具会报错。可以起到错误检查的作用。(同一bank上电平要一致，但是类型可以是多种，例如CMOS，TTL等)。

对于复杂的FPGA内部，一般来说PLL也会都单独的供电，并且其内部包括     数字电源   和模拟电源。SERDES一般也需要独立供电。一般支持高速SERDES的FPGA器件都都有独立的供电管脚，一般也都有独立的时钟管脚(一般为差分时钟)。

(2) 配置管脚：

FPGA的配置管脚每个FPGA都需要，为了支持多种配置方式，例如JTAG，从串、从并、主串、主并等。值得注意的是，对于其配置管脚的控制信号来说，是专用管脚，不能用做普通I/O，而其数据信号，可以用作普通I/O。在管脚资源较为紧张时，可以复用配置信号的数据信号作为普通I/O来用。

(3) 普通I/O：

FPGA的I/O是FPGA管脚上较为丰富的资源。也是做管脚约束时最常用的资源。对于例化IP来说(例如serdes和DDR2/3等)，需要使用EDA工具给出了I/O约束。如果修改则需要预先编译进行评估。一般来说，DDR的     接口   信号最好能在一个BANK上约束，如果不能则其控制信号要约束到同一BANK上，否则导致EDA工具布局     布线   报错。

对于FPGA的普通I/O，可以设定包括管脚电平类型(LVTTL，LVCOMS，SSTL,HSTL等等)，还包括端接大小，驱动     电流   ，摆率等参数。对于FPGA引脚来说，通过     阻抗   匹配的设置(     altera   的OCT，xilinx的DCI的设置)。可以有效的减少板上     电阻   的数目，降低BOM成本。端接的设置可以阻止阻抗不连续导致信号反射，保证信号完整性。

(4)时钟管脚

FPGA内部的时钟，都需要通过专用时钟管脚连接内部PLL或者DCM等专用时钟处理单元，从而接入内部高速时钟网络。在早期的FPGA中内部时钟资源有限，专用处理单元也有限，需要严格的规划PLL等时钟处理单元和全局时钟资源，随着FPGA技术的发展，这个功能逐渐弱化，但是早期规划也是必须的。

值得注意的是，对于一些外部同步信号的输入，其时钟没有连接到专用时钟管脚上，只用于采样当前的同步信号，因此不用接入全局时钟网络，设计上也是允许的，需要约束其管脚不使用全局时钟资源。否者，EDA工具会报错，提示其作为时钟输入，而没有接在专用时钟管脚上。