如何解决封装寄生效应问题?
系统性能是当今设计的绝大多数集成电路的关键要求。为了满足这些严格的性能要求，IC设计人员投入了大量时间和精力来准确地建模和仿真芯片级性能-所有这些都可以避免在制造首批芯片时出现令人讨厌的意外情况。性能建模和仿真涵盖了广泛的分析和工具，包括高层系统块和互连的基于高层循环的分析，基于互连和开关数据的功率分析，用于确定关键时序路径的静态时序分析以及详细的电路和电磁（EM）仿真以表征关键子系统。
经常忽略的性能建模的一个方面是封装寄生效应。忽略或仅近似于封装寄生效应会大大降低模型的准确性，从而导致仿真无法在流片之前准确地识别性能问题。例如，它可能（1）导致RF电路中的预测匹配断开，（2）导致快速开关，大电流电路中的预期接地反弹特性不正确，或者（3）无法准确预测在大电流电路中的电阻损耗。这些中的任何一个都可能导致实验室中大量的调试工作。更糟糕的是，它们可能导致性能意外下降，而这种下降只有在芯片制造之后才暴露出来。
射频电路并不是唯一会因封装效应而退化的电路。具有快速切换电路（例如DC-DC转换器）的大部分ASIC和SoC都将受到影响，并将受益于包含封装寄生效应的模型。
封装寄生建模
正确地建模和仿真封装寄生是准确且成功设计的关键。Intrinsix拥有丰富的经验，可以为各种管芯封装类型（包括引线键合，倒装芯片和倒装引线封装）建模。由此，我们了解到在构建和模拟包模型时要牢记几点。
协作是关键
与封装供应商合作以构建具有所需细节的模型是绝对必要的。供应商将能够提供全面的包装规格，包括图表，物理尺寸和电气特性。软件包模型所需的信息将取决于软件包的类型。对于倒装芯片，需要准确的焊球高度和直径值。用于焊线-长度和直径。除了有关封装的信息外，芯片的芯片厚度也需要纳入模型中。这些参数的准确值将直接影响模型的保真度及其准确预测芯片性能相关特性的能力。
图1：带有引线框架和键合线的IC的3D图像
强大的电磁建模和仿真环境
一旦建立了封装信息，销钉和初步的垫环，就可以构建封装模型。这应该在功能强大的电磁（EM）仿真器的背景下完成，该仿真器可以执行S参数仿真，并且可以准确地分析与高速RF IC封装和键合线。
仿真和建模策略
在执行EM仿真时，要分析的频率范围与执行仿真所需的时间之间需要权衡。这种折衷应仔细考虑。无法分析足够大的频率范围可能会导致由于封装引起的谐振频率丢失。
要意识到并非总是需要在完整的程序包上执行EM仿真，可以避免仿真瓶颈。仅包含一小部分关键I / O通常就足够了。通常，这包括最高频率和最高电流I / O。由于电源和接地引脚将承受最大的电流负载，因此通常将它们包括在分析中。将封装模型保持在必要的最低水平将使仿真运行更快，而收敛问题更少。
为了说明准确的封装建模的重要性，请考虑下图所示的S11图。每个图都说明了在一定频率范围内IC输入阻抗匹配的质量，其中，最佳匹配由最低的S-Param值表示。从图中可以看出，在使用和不使用封装模型的情况下，在窄带匹配中都可以看到明显的频移。在流片前无法充分表征匹配的RF频段会导致昂贵的调试和返工。
图2：带有和不带有IC封装模型的S11
显然，封装可能会对IC性能产生很大影响。在Intrinsix，包装建模和仿真是设计流程的组成部分。根据我们的经验，开发详细而准确的包装模型的努力非常值得投资。在流片之前，它将为探索和表征芯片的性能相关行为奠定坚实，准确的基础，从而降低了产生高昂意外的风险。
