据9月26日消息，全球封装四哥力成因看好高阶封装，五年投入新台币500亿盖新厂，存储器封测厂力成昨（25）日举行竹科三厂动土典礼，规划作为全球首座面板级扇出型封装（FOPLP）制程的量产基地，总投资金额达新台币500亿元，预计2020年上半年完工、同年下半年装机量产，将可创造约3000个优质工作机会。

力成董事长蔡笃恭表示，摩尔定律走到一个极限，晶圆厂就必须往下(游)走，封测厂就必须往上(游)走，也许就在某一处碰在一起(somewhere they meet together)，这是自然的产业发展，也是双方的挑战。在后摩尔时代，先进的封装技术将更提升后段制程对于半导体产业的重要性。面板级扇出型封装技术将对全球半导体产业带来巨大影响，可增加力成对客户的服务项目，进而提供跨产品线整合服务，为公司永续发展开启新契机。

力成看好面板级扇出型封装技术未来发展，因其优点包括：1)可降低封装厚度；2)能增加导线密度；3)可提升产品电性；4)面板大工作平台可提高生产效率；5)电晶体微型将具备开发时间短与成本低等优势。

此外，扇出型封装还可运用于5G、AI、生技、自驾车、智慧城市及物联网等相关产品上。

力成竹科三厂基地面积约8000坪，规划兴建为地上8层、地下2层厂房，将采用绿建筑工序，强调生态平衡、保育、物种多样化、资源回收再利用、再生能源及节能等永续发展，具有减轻环境负荷，达成与环境共生、共荣、共利目标。无尘室则采用次洁净室（subfab）设计概念，将可达到产能极大化、减少水损及二次施工影响、降低无尘室污染源、避免化学品在人员作业区发生泄漏的风险。附属机台建置在次洁净室，将可有效断绝设备震动对生产机台影响，并提升产品制程精密度。

为维持在先进制程市场的优势，连晶圆代工老大哥台积电都向下延伸，积极在封装技术布局，事实上，这是创办人张忠谋在2011年就定调，台积电要进军封装领域，对当时半导体业来说，等于是投下一颗震撼弹，对封测业者来说，等于是客户抢饭碗。

台积电在封测的第一个产品，叫做「CoWoS」(Chip on Wafer on Substrate)，意思是将逻辑芯片和DRAM放在硅中介层(interposer)上，然后封装在基板上，发明人就是获得总统科学奖的台积电研发副总余振华。

今年4月台积电更在美国的技术论坛中，发表多项新的封装技术，包括整合扇出型封装(InFO PoP)、多晶圆堆栈(WoW，Wafer-on-Wafer)封装技术，以及系统级整合芯片(SoICs，system-on-integrated-chips)封装技术，让台积电不仅跨足封装，还在市场取得领先地位。

余振华更在日前国际半导体展的封装测试论坛中表示，台积并非与封装厂直接竞争、各有各长处，他强调，无论哪种封装技术，在研发过程中，创新(innovation)跟杠杆(leverage)非常重要，但一公司投入研发，未来当然期望能越来越被广泛使用。