多晶硅栅极MOSFET的工作原理及存在问题

半导体工业初期，金属铝被普遍用作MOS的首选栅材料。但后来多晶硅被认为是首选的栅材。下面讨论了两个主要原因是这种多晶硅转变的背后。

早期的MOS制备过程始于源区和漏区的定义和掺杂。然后，采用栅罩来定义栅氧化区，从而形成铝金属门。

这种制造工艺的一个主要缺点是，如果栅极掩模不对中，它会产生寄生重叠输入电容Cgd和Cgs，如图1（a）所示。由于电容是反馈电容，因此电容Cgd危害更大。由于米勒电容，晶体管的开关速度降低了。

解决栅极掩模失调的一个方法是所谓的“自对准门过程”。这个过程首先是创建栅极区域，然后使用离子注入创建漏和源区。栅下的薄栅氧化物作为掺杂过程的遮罩，防止栅区（通道）下进一步掺杂。因此，这个过程使得栅极相对于源和漏的自对准。因此，源和漏不会延伸到栅极下方。因此，减少Cgd和Cgs，如图1（b）所示。

图1（a） Cgd–Cgs寄生电容，（b）自对准过程降低Cgd和Cgs

漏源的掺杂工艺要求采用超高温退火方法（>8000*C）。如果用铝作为浇口材料，它会在如此高的温度下熔化。这是因为铝的熔点约为660摄氏度，但是，如果用多晶硅作为浇口材料，它就不会熔化。因此，多晶硅栅极的自对准过程是可能的。而在铝栅的情况下，这是不可能的，这导致高的Cgd和Cgs。未掺杂多晶硅具有非常高的电阻率，约108欧姆/厘米。因此，多晶硅的掺杂方式使得其电阻降低。

选择多晶硅的另一个原因是MOS晶体管的阈值电压与栅极和沟道的功函数差有关。早些时候，金属栅极是在工作电压在3-5伏的范围内使用的。但是，随着晶体管的缩小，这导致了器件的工作电压也降低了。具有如此高的阈值电压的晶体管在这种情况下会变得不工作。与多晶硅相比，使用金属作为栅极材料会产生较高的阈值电压，因为多晶硅的成分与体硅沟道相同或相似。另外，由于多晶硅是半导体，它的功函数可以通过调整掺杂水平来调节。

技术改进的动机：

随着助听器、手机、笔记本电脑等大量应用的出现，对电池驱动的便携设备的需求与日俱增。这种应用的“基本要求”是面积更小、功耗更低、开发成本更低。对于这种便携式设备，功耗很重要，因为电池提供的功率相当有限。不幸的是，电池技术不可能每五年将电池存储容量提高30%以上。这不足以处理便携式设备所需的不断增加的功率。

1965年，戈登E.摩尔预言集成电路中的晶体管数量每两年翻一番（众所周知的摩尔定律）。通过使晶体管更小，可以在硅片上制造更多的电路，因此，电路变得更便宜。由于电流从漏极流向源所需的时间更短，因此减少了通道长度可实现更快的开关操作。换句话说，晶体管越小，电容越小。这会减少晶体管延迟。由于动态功率与电容成正比，功耗也随之降低。这种晶体管尺寸的缩小称为缩放。每次一个晶体管被缩小，我们都说是引入了一个新的技术节点。晶体管的最小通道长度称为工艺节点。例如，0.18微米、0.13微米、90纳米等。随着每一代新技术的出现，缩放比例提高了成本、性能和功耗。