三星3D IC技术介绍

三星宣布在7nm和5nm都使用其3D IC技术。该技术如何帮助系统设计人员？

这项名为X-Cube的新技术已经在7nm测试芯片中进行了测试和验证，该芯片将SRAM堆叠在逻辑芯片的顶部。结果是占地面积更小，信号路径更短，这意味着更快的信号传播和更低的功耗。X-Cube也可用于高级节点：7nm和5nm。

SoC，SiP和SoB的比较，图片由Resve Salah等提供。

三星的该项技术这一进步解决了芯片设计方面的几种趋势所面临的问题：面对摩尔定律的终结，不断增加的芯片功能以及解决片上系统（SoC）的难题。

SoC大小增加的问题

SoC设计的主要挑战之一是将更多功能块集成到一个芯片上需要更大的芯片面积。

基于功能部件大小和互连长度的延迟源， 图片由Parag Gadarki提供。

但是，更大的芯片面积和随后更小的节点尺寸的结合导致互连寄生现象的大量增加。必须使用更长的导线长度来连接物理上更大的芯片中的不同模块，这会增加互连电感。

互连的寄生阻抗增加带来了许多问题。数据移动能量（即芯片上数据的物理移动所消耗的能量）已成为最大的能量消耗来源之一。

信号传播延迟也受到导线长度增加和互连寄生的负面影响。然而，随着摩尔定律的终结，设计人员不得不考虑新的方法来提高芯片速度而又不以传统方式缩减。

解决方案：3D IC

为了在克服上述问题的同时使芯片尺寸不断扩大，设计人员已转向3D IC技术。3D IC的独特之处在于，它们将硅晶片或管芯物理堆叠在一起。

3D IC技术插图， 图片由三星提供。

3D IC上的每个晶圆都与硅通孔（TSV）连接。通过这种方式，芯片的尺寸可以继续增长，但它们不会在2D上越来越长，而在3D上更高，从而节省了电路板面积。

3D IC的好处

与传统的大面积SoC相比，3D IC具有许多优势，其中大部分是由于缩短了互连。与2D SoC中的长线相反，功能块彼此堆叠并通过TSV连接，因此3D IC能够显着缩短互连长度。

最值得注意的是，减小互连长度有助于减轻互连中的寄生阻抗，进而可以减小传播延迟（即，更快的运行）和更少的数据移动能量（即，更低的功耗）。

使用TSV的3D IC技术，图片由Ridgetop Group提供。

3D IC的另一个明显好处是能够将大型功能密集地集成到较小的区域中，从而为摩尔定律的终结提供了很好的选择。值得注意的是，这种密集的集成还具有诸如功率密度增加和热管理问题之类的缺点。

三星推出无障碍3D IC技术

三星的消息可能标志着先进且易用的3D IC技术的开始。三星电子代工市场战略高级副总裁Moonsoo Kang表示：“三星的新型3D集成技术即使在尖端的EUV工艺节点上也能确保可靠的TSV互连。”他补充说：“我们致力于带来更多3D IC创新，以突破半导体领域。”

未来，三星计划在初始设计的基础上，与全球无晶圆厂客户合作，将3D IC解决方案部署在下一代高性能应用中，例如移动智能手机，AR / VR，可穿戴设备和高性能计算平台。