作者：韩党群，唐征兵，张庆玲

1引言

对于一些复杂的电子系统，单块     电路板   很难实现整个     电路   的功能，往往需要多块电路板才能实现祭个电路系统的功能，组成一个完整的电子系统；还有一电子系统由于结构等原因，系统中的各功能模块必须分离安装，因此也必须使用多块电路板来实现。在构成这一类的电子系统时，如果各个组成部分之间有大量的数据需要传送，则系统中各个部分之间的通讯问题就显得特别重要。应用并行差分传送技术可以有效地解决问题，特别是对于传输距离较远，传输数据量大，传输实时新要求高的场合，更可以显示出该技术的优越性，从而为解决诸如上述提到的电子系统设计问题提供了更好的解决办法与途径。

2LVDS技术

3Cyclone可编成逻辑器件及其差分接口

Cyclone列系是     Altera   公司近年来推出的基于1．5V，0．13μm全铜S     RAM   工艺现场可编程门阵列器件，其内部具有丰富的逻辑资源，最多可提供20060LEs，提供8个全局     时钟   及1-2组时钟     锁相环   ，内核采用1．5V的低电压，I／O接口支持1．5V，2．5V，3．3V及5V的接口标准，支持低成本的串行配置器件EPCS1，EPCS4等，这些资源为系统的设计带来极大的方便，再加之其低廉的价格使得该系列器件的应用极为广泛；除了上述的特点之外，Cyclone列系器件还提供了数目众多的高速（640Mb／s）LV     DSI   /O接口和低速（311Mb／s）LVDSI／O接口，这些丰富的LVDS接口资源为差分传送提供了便利，与传统的低压差分传送接口相比较采用Cyclone的     FPGA   更具灵活性。Altera公司提供的     Quartus   Ⅱ软件为Cyclone器件的应用提供了强大的支持。

图1是采用Cyclone的FPGA实现低压差分传送的模型结构框图。该传送在2个cyclone的FPGA芯片之间进行，利用该可编程     逻辑器件   的I/O接口的LVDS驱动器把FPGA内部逻辑信号转换为低压差分信号对，经过传输线传送到对方被差分接收电路接收，在发送器的输出端接入     电阻   网络可以削弱差分信号的幅值，防止信号产生振荡，而在接收端的差分对线之间并入的100Ω电阻作为终端电阻，由于差分接收器的输入     阻抗   较高，因此差分对线上的     电流   主要通过终端电阻形成回路，从而也在接收器的输入端形成差分接收的信号电压。由于差分对线在传输过程中     耦合   的干扰信号大致相当，因此在差分接收时可以被较好抑制，这也是差分传送技术最基本的原理与出发点。图2中（a），（b）分别是LVDS差分发送与接收时的信号波形。

表1是Cyclone系列器件差分接口工作的特性参数。

    4L   VDS技术通讯的方案

低压差分传送技术仅是一种技术手段，简单地讲这种技术手段提供了用于通信的具有较高抗干扰能力的信号传输形式，但是对于一个具体的通讯系统而言，除了需要这样的传输手段以外，还必须确定相应的通信方式及通讯协议，通常可以采用串行通信或并行的通信方式。对于串行通信方式又有异步串行通信与同步串行通信之分，异步串行通信不需要传送时钟信号，但是通信的速率通常较低，难以满足高速     数据通信   的需要；同步串行通讯具有较高的通信速率，但是实现的难度较大，通信接口及相关的协议较复杂［4-5］。

并行通信方式通常具有较高的传输速率，且简单易行，但是直接的简单并行是不能进行较长距离的数据传输的，在通常情况下单端信号并行传输不具有长距离传输的意义。这里把并行传输方式与差分传输相结合就可以实现并行的差分传送，他既具有差分传输的可靠性与高的抗干扰能力，又具有并行传输的高速性、实时性及简单性。简单地说并行差分传送就是把并行传送的单端信号转换为差分信号进行传送，并由接收端的差分接收电路接收后还原为单端信号。由于单端信号转换为差分信号后     信号线   的数量加倍，采用并行的差分传送较适合解决较近距离的高速数据传输与设备互连，例如一幢建筑内部的设备互连，一个大型电子系统内部各不同单元之间的通信连接等。对于远距离的通信采用该方式由于线路的成本及铺设等原因较少采用。由于并行的差分传送需要较多的差分发送器与差分接收器，采用通用的     收发器   将是系统地规模庞大，成本上升，不易实现，采用Cyclone系列的可编程逻辑器件，利用其丰富的差分接口资源可以使这一问题迎刃而解。

5并行低压差分传送技术在工业绘图机上的应用