从射频系统到射频ASIC-50欧姆阻抗匹配的选择问题

我们的生活质量、国防、安全和健康都依赖日益复杂的无线系统。简单地说，一个原始的、成本更低的ASIC的实现是诱人的。然而，射频ASIC设计的独特因素使其与板级结构有很大不同。

大规模生产中的射频系统已经经历了许多设计迭代，其中性能和功能得到了增强，尺寸重量或功耗得到了降低。通常，新无线系统的寿命始于使用商用组件和集成电路的原型。早期的生产设计通常使用许多原始组件来复制原型体系结构。这些设计是由并非专门设计为可协同工作的设备组装而成的，并且很少能在性能，成本或尺寸方面达到最佳。降低成本，增加功能或显着减小尺寸的商业压力使ASIC实现成为人们所希望的。在许多情况下，这会带来重新思考和重新优化整体系统设计的机会。

RF ASIC系统设计

与分立器件相比，ASIC实现的最佳体系结构和模块性能要求通常大不相同。在将离散的RF设计转换为ASIC时，必须从对性能和功能的详细要求入手。RFIC设计的初始阶段通常包括详细的系统分析。诸如信号频率范围，信噪比，线性度和工作功率水平等性能参数已在板级和拟议的ASIC替代信号链中的等效点处定义和审查。此步骤通常会导致提出的ASIC的端到端行为模型。此过程的一个典型结果是隔离关键性能参数，这些参数通常由少量离散组件驱动。通常，灵敏度，线性，动态范围和相位噪声是关键驱动因素。利用RF ASIC友好的体系结构满足这些性能要求是任何RF ASIC开发中的主要系统设计任务之一。一旦定义了性能和功能要求，就可以开始RF ASIC系统设计。

使RF ASIC设计与分立设计不同的主要因素是：

50欧姆问题– RF ASIC的内部阻抗可能与50欧姆明显不同；

器件与工艺选择–通过单个半导体工艺的功能就需要实现性能和功能。

50欧姆问题

多数射频和微波集成电路被指定在50欧姆的系统中运行。50欧姆的标准化可以追溯到1930年代用于无线电发射机的同轴电缆的开发。随着印刷电路板和封装技术的发展，如今50欧姆仍然是将多层FR4板与0.5mm细间距封装匹配的良好标准。在ASIC的内部（尺寸以um或nm为单位），没有令人信服的理由坚持使用50 ohm标准。实际上，ASIC中内部阻抗的选择是驱动功耗和工作带宽的关键设计变量。考虑需要1V线性电压摆幅的情况。

在50欧姆的系统中产生1V电压需要20mA的电流，而在1kOhm的要求下，该要求一直下降到1mA。这样可以大大节省功耗。ASIC内部的负载电容可以很小，并且可以很好地控制。考虑由各种电源阻抗驱动的500fF负载的情况。即使具有1kOhm的阻抗，也可以实现2GHz的3dB带宽。进行权衡的代价通常是信噪比。例如，1V峰值信号对50欧姆负载提供+ 10dBm的功率，而对1kOhm负载仅提供-3dBm的信号功率的损耗13dB。同时，来自50欧姆或1kOhm源（kTB）的可用噪声功率是相同的。关键在于，在RF ASIC内部，所有源阻抗和负载阻抗都成为设计变量，可以根据工作频率，信噪比，线性要求，和整体系统性能。外部RF接口匹配至50 ohm并不罕见，而内部阻抗则经过定制，可以在信号通过链路传播时优化性能。在高达1GHz的频率下，300欧姆的参考阻抗是可行的，并且传输线在毫米波范围内的阻抗可能不超过50欧姆。

寿命超过50欧姆

大多数RF ASIC信号链可以是50欧姆的简单概念具有深远的意义。首先，存在显着降低功耗的机会。增益控制算法，动态范围，噪声水平和压缩特性都可以针对这些新的系统阻抗进行分析和重新优化。鉴于晶体管和逻辑单元在RF ASIC上基本上是免费的，因此存在信号检测，性能提升和省电模式的机会，这些模式可在存在干扰的情况下提高性能或降低平均功耗。