作为物联网芯片上多处理器系统(SoC)的硬件组件，来自多个知识产权核心供应商的多核处理器和外设的集成是芯片内通信的安全漏洞的一个来源。近日，以Alexandra Balan教授为首的团队在FPGA层面上对该机制进行了实验验证，以“  A PUF-based cryptographic security solution for IoT systems on chip  ”为题，并于北京时间  2020年11月4日  发表于  EURASIP Journal on Wireless Communications and Networking  ，旨在FPGA层面上对该机制进行了实验验证，并给出基于ARM的物联网设备的实现方案。

物联网(IoT)允许通过现有的网络基础设施远程控制和/或监控对象。一个典型的物联网系统包含几个终端设备，这些终端设备集成了IP核，如微处理器、传感器和定制的外设，以确保收集和处理数据的通信和计算能力。集成电路(IC)制造商专注于为物联网提供具体的解决方案，创造更健壮和强大的用于终端设备的SoCs，有些是专门为物联网设计的，如窄带物联网(NB-IoT)， LoRA, Sigfox。

举例来说，由Sequans设计的Monarch SX SoC如图1所示，以强调作为物联网元素一部分的互连IP核数量的增加。基于Sequans的君主LTE-M / NB-IoT模块,该SoC包括,除了接口和外围设备,具体的媒体处理音频和语音应用程序引擎支持回LTE-M,低功耗传感器中心,GPU和显示控制器,物联网对USB接口,屏幕,麦克风,电池,GNSS, SIM卡,wi - fi、蓝牙、键盘、加速度计、陀螺仪等传感器。

 图1 不同的IP核集成为Sequans设计的Monarch SX SoC的一部分

接入互联网的设备容易受到不同级别的攻击:(1)通信(man在中间，弱随机数产生器，代码漏洞);(2)安全服务(代码降级、所有权或环境变更、工厂供大于求);(3)物理攻击(非侵入性攻击:时钟或功率故障、侧通道攻击;入侵攻击:包移除-微探针站);(4)软件(缓冲区溢出;中断;恶意软件)。攻击的分类如图2所示。

 图2 保安攻击的分类

实现遵循上一节中介绍的方法。为了分析和验证加密机制，在FPGA元素上实现了一个原型，仿真物联网芯片供应商在生产中通常遵循的硬件设计概念。  在实现的应用程序中，微处理器和加密外设之间的通信(系统如图5所示)是加密的。

 图3 在Xilinx EDK中实现的芯片系统

提出的安全机制假设微处理器和加密外围设备都有自己的加密和解密包装器。在实验方法中，使用了一个与微处理器连接的协处理器来提供详细的访问，需要添加自定义的加密包装。加密外围设备是定制的，因此加密包装器很容易实现，  加密包装器可以访问实现PUF电路的硬件区域。

如图3所示，Microblaze微处理器和crypto外设实现了安全包装机制。在向密码外设发送/接收数据之前，Microblaze使用一个异或操作加密它们，使用Salsa 20/20生成的伪随机序列。在这种情况下，使用添加的协处理器进行加密。另一方面，加密外围设备使用与Salsa 20/20和按位异或操作生成的伪随机序列对数据进行解密/加密。

利用新引入的机制，可以有效地对抗物理攻击，以揭露密码学密钥或敏感数据等机密信息。首先，密钥嵌入在FPGA/IC的结构中，任何泄漏密钥值的企图都会导致FPGA/IC的破坏，也会隐式地破坏SoC或嵌入式系统。这是PUF电路最有价值的特性，也是与硬编码密钥相比的主要优点。此外，使用PUF密钥不需要将该密钥传输到安全包装器;IP核直接连接到PUF响应。此外，由于加密/解密机制，敏感信息以加密文本的形式存储在存储器或本地外设寄存器中。

总线监视或窥探攻击也可以被抵消。即使攻击泄露了敏感信息，这些信息也会使用基于PUF电路的伪随机发生器进行加密。实际上，很难生成完全保密的密钥。这意味着生成的键的总长度(键的空间)必须大于消息的总长度(消息的空间)。为了实际实现这一点，使用了伪随机密钥生成器。一个统计测试类的伪随机生成是一个确定性的过程，它将随机种子映射到一个更长的伪随机字符串，这样类中的统计测试就无法区分生成器的输出和均匀分布。在实现中使用的PRG, Salsa 20/20，和由PUF电路生成的种子，使其理论上不可能解密通过总线监控捕获的加密文本。同样的解释也适用于由于硬件木马的插入或软件的恶意修改而导致的IP核信息泄露。使用Salsa 20/20，从PUF电路生成的值开始，作为一个伪随机发生器，流密码的长度为64字节= 512位，消息的长度为32位= 8位，如上所示。它可以加密相当于32gb的消息。

图4给出了一个用于物联网应用的SoC的简单示例。该系统是2015年ARM挑战赛的结果。具体的任务是在三个工程师的帮助下，在不到三个月的时间内迅速实现这个硅演示平台的原型——甲壳虫。由此产生的平台将ARM IP集成在一块硅上，包括一个物联网子系统和Cortex-M微处理器，蓝牙“智能”低能耗(BLE)无线电，以及嵌入式闪存。

 图4 基于arm的芯片物联网系统

该研究提出了一个具有多个微处理器的复杂SoC的安全概念，并通过一个说明性的加密操作实现实验验证了它的显著好处。摘要显示(1)RO PUF的实现电路和它们是如何沿着莎莎20/20使用算法为了创建一个伪随机信号发生器和(2)如何使用对称加密芯片在系统基于两个不同的微处理器:Microblaze和手臂。

该机制的目的是促进物联网的整体安全。虽然大多数物联网安全概念解决的是物联网元素之间的通信，但提议的机制针对的是物联网SoC内IP核之间的通信安全。文中提出的硬件实现可以很容易地扩展，以适应更复杂的随外设和接口数量增加的SoCs，包括iot特定的无线IP核。

加密操作(加密/解密和认证)基于一个由PUF密钥和Salsa 20/20算法组成的伪随机生成器。使用PUF密钥而不是硬编码密钥的优点是:(1)域内的所有IP核都可以通过直接连接访问PUF响应，省去了共享密钥需要安全通道的问题;(2) PUF电路可用于创建一个惟一标识符可以使用物理电路和安全攻击造假,克隆集成电路,偷IP核或软件应用程序,和(3)PUF电路防伪造,这意味着任何直接接触物理设备将会摧毁原始PUF密钥。

加密安全原语本身不足以保证安全，因为移动计算设备和物联网设备会受到其他威胁，如物理攻击和硬件木马。该研究提出的方法采用了对称密钥算法，以解决系统安全问题。考虑到该领域已有的其他研究成果，可以认为该加密/解密机制是首次在SoC级IP核之间引入的。在PRG的核心处增加PUF电路增加了发生器的随机性。

研究结果表明，利用对称密钥算法的性能/速度可以在IP核之间构建一种硬件级的安全机制。随着越来越多的物联网设备基于ARM SoCs，该研究还提出了为ARM物联网元素实现的安全机制的概念验证用例，并与ARM TrustZone行业标准技术进行了比较。系统芯片安全是物联网终端设备面临未来云“硬件即服务”挑战的强制性要求，即使还不够。

原文链接：https://jwcn-eurasipjournals.springeropen.com/articles/10.1186/s13638-020-01839-6#Sec8