12月16日消息，纳米电子领域的研究和创新中心imec提出了一种动态随机存取存储器（DRAM）单元架构，该架构实现了两个铟-镓-锌-氧化物薄膜晶体管（IGZO-TFT）和无存储电容器。

在2020年国际电子器件会议上提出，这种2T0C(2晶体管0电容)配置的DRAM单元在不同的单元尺寸下显示出超过400s的保持时间--显著降低了存储器的刷新率和功耗。

在线路后端(BEOL)处理IGZO-TFT的能力减少了单元的占地面积，并为堆叠单个单元提供了可能--因此，为实现低功耗和高密度单片3D-DRAM存储器铺平了道路。

将传统的1T1C(一个晶体管一个电容)DRAM存储器扩展到32Gb裸片密度以上，面临两大挑战。首先，基于Si的阵列晶体管缩放的困难使得在单元尺寸减小的情况下保持所需的关断电流和世界线电阻具有挑战性。其次，3D集成和可扩展性--实现高密度DRAM的最终途径--受到存储电容需求的限制。

Imec's已经对这两个挑战做出了回应，这个新的架构提供了一条通往低功耗高密度3D-DRAM存储器的扩展路径。

该架构实现了两个IGZO-TFT--以其极低的关断电流而著称--并且没有存储电容。在这种2T0C配置中，读取晶体管的寄生电容作为存储元件。由于3x10-19A/µm的极低(提取)关断电流，结果DRAM单元的保留时间大于400s。

这些结果是在300mm晶圆上加工的优化比例IGZO晶体管（45nm栅极长度）获得的。优化的目标是抑制氧和氢缺陷对导通电流和阈值电压的影响--这是开发IGZO-TFT的主要挑战之一。

imec项目总监Gouri Sankar Kar评论说："除了较长的保留时间，基于IGZO-TFT的DRAM电池比目前的DRAM技术具有第二个主要优势。与Si不同，IGZO-TFT晶体管可以在相对较低的温度下制造，因此与BEOL处理兼容。这使得我们可以将DRAM存储器单元的外围移动到存储器阵列之下，从而大大减少了存储器裸片的占地面积。

"此外，BEOL处理还开辟了向堆叠单个DRAM单元的路线，从而实现了3D-DRAM架构。我们的突破性解决方案将有助于拆除所谓的内存墙，让DRAM内存继续在云计算和人工智能等高要求应用中发挥关键作用。"

高性能、低功耗混合信号知识产权(IP)解决方案供应商Omni Design Technologies正在与imec合作，使客户能够利用Omni Design IP更快地将其半导体产品推向市场。

"客户正在关注5G、汽车、AI和物联网市场的挑战和机遇，并开发新产品，以在这些领域取胜，"Omni Design Technologies总裁兼首席执行官Kush Gulati博士说。"通过与imec合作，我们旨在为客户提供高性能、低功耗的混合信号IP，这些IP可以无缝集成到他们的SoC中，以加快他们的上市时间。"

"imec为ASIC开发提供交钥匙服务，以减少设计障碍，提高首次硅片成功率，"imec.IC-link副总裁兼总经理Steve Beckers说。"Omni Design及其先进的混合信号IP解决方案加入imec的设计和IP合作伙伴计划，将使那些在快速增长的市场中开发差异化、高价值产品的客户得以实现。"

Omni Design提供高性能、超低功耗的模数转换器(ADC)、数模转换器(DAC)和模拟前端(AFE)IP，以及先进工艺技术中的紧凑型和低功耗过程、电压和温度(PVT)监控器。

imec通过其imec.IC-link部门，能够为客户提供世界级的供应链解决方案，使客户能够设计和制造ASIC。imec.IC-link在每年为数百个磁带外包提供灵活的交钥匙服务方面拥有丰富的经验，并在汽车、工业、物联网和人工智能等市场展示了成功的业绩。