CMOS     晶体管   的栅极 （CMOS     运算放大器   的输入端）有极低的输入     电流   。必须设计附加的     电路   来对脆弱的栅极进行ESD和EOS保护。这些附加的电路是输入偏置电流的主要来源。这些     保护电路   一般都通过在电源轨之间接入钳位     二极管   来实现。图1a中的OPA320 就是一个例子。这些二极管会存在大约几皮安的漏电流。当输入电压大约达到电源轨中间值的时候，漏电流匹配的相当好，仅仅会存在小于1皮安的残余误差电流而成为     放大器   输入偏置电流。

当输入电压接近电源电压时，两个二极管泄漏电流间的关系会发生变化。输入电压靠近轨底的时候，举例来讲，当D2的反相电压接近零时，其泄漏电流值会减小。D1的泄漏会使得输入终端输出更高的偏置电流。显而易见，当输入电压为正电源轨的时候，相反的情况会发生。输入偏置电流值指的是在泄漏近乎匹配并且泄漏值极低的轨中间点     测试   所得到的值。

输入电流和输入电压间的变化曲线如图1b所示。对于任何给定的单元，都存在一个使输入电流为零的输入电压（假设没有显著的封装或者电路版图的泄漏）。事实上，使用轨到轨运算放大器时，通常可以在输入端使用自偏置（图2），同时输出将漂移到对应零输入偏置电流点的电压。这是一个有趣的实验，然而却不是很实用。

JFET输入的放大器有所不同，比如说OPA140 。对OPA140 来讲，输入     晶体   管的栅极是一个二极管结，同时二极管结的泄漏电流常常是输入偏置电流的主要来源。输入二极管结通常会更大，因此会比保护二极管更容易泄漏。因此输入偏置电流往往是不定向的。它会跟随放大器变化。

由此可以得出结论。一定注意，如果极低偏置电流对电路非常重要，仔细查看性能图表来收集所有可以得到的信息。如果在接近正电源轨或者负电源轨的情况下操作，你将会得到较高的输入偏置电流。这将会引出另外一个重要的点-输入偏置电流会随着温度的增加而显著增加。在后边的博客中会给出更多关于温度效应的讨论。

本文适用于大多数通用的CMOS和JFET的放大器，然而还存在一些为极低输入偏置电流而设计的专用放大器。他们使用创新的保护电路独特的插脚引线来使IB在3fA的范围之内，比通用放大器低三个数量级。比如说：

LMP7721-3fA输入偏置电流的CMOS运算放大器

INA116-极低输入电流的     仪表放大器  

责任编辑：gt