某个人早晨吃了三个包子，喝了一大碗稀饭，脑满肠肥的去上班。刚到单位，同事递给一小块巧克力，管不住嘴又给吃下去了。这回真给吃撑了。一上午，见人就嚷嚷，“都怪那个谁谁，非得给我吃块巧克力，撑破我肚皮了都，害得我中午都不想吃饭了”。另有位同事，对巧克力的功效存疑，第二天早上没吃早饭就到了单位，吃了那人好大一块巧克力，也没感觉到撑，疑惑起来，“怎么回事？巧克力好像也没那么涨肚啊！”

看到这里，有没有一点小疑惑呢？     电路   设计上，阻抗匹配没做好、参数漂移没解决好、电源纹波没选好、器件有误差、     PCB   布线没布好等等，已经积累了一大堆的问题，导致信号质量已经在濒临崩溃的边缘了，但可就是还没崩溃，只差静电放电     耦合   、或者只差eft注入干扰的那最后一脚，直接就挂了，但其实那个耦合干扰也未必很强大，就像那一小块巧克力，虽然涨肚是在它的作用下实现的，但若没有又是包子又是稀粥（前面的那些电路设计问题）的铺垫，即便是一大块的巧克力（     EMC   干扰），也未必会使涨肚（产品发生故障）。

因此，提出几个解决问题的方法，但因为每一种方法都需要很大的篇幅来展开，今天是来不及了，诸位先慢慢悟着，后面咱一点点补上。

1、做电磁兼容测试之前，先对关键信号地电平做个测试，确认下是否已在临界状态附近。常在河边走，必然容易湿鞋。如果有这种现象，先把问题解决了改善了，再去做emc测试。先把包子稀粥的问题排查掉。

关键信号包括：电线上的不同点之间的电压差波形、Vcc对Gnd的波形、reset管脚输入位置对片子Gnd的波形、模拟信号放大输入端的波形、数据端口的波形。..。..

2、然后根据测试项目，排查干扰耦合路径，用回流路径的概念来分析。有导通的地方，就假设它有个     电感   ，有压差但又不直通的两个金属之间，就假设它有个分布     电容   ，画出了所有的可能寄生参数和分布参数后，然后排除法，逐个排除或确认可能的干扰耦合或泄放路径。如果确认了传播路径，通过改善布线或金属连接点的工艺处理减小传导电感，通过填充介质或结构设计策略减小分布电容减弱空间耦合干扰，可以改善emc抗扰的效果。这是高频特性和回流路径的运用。

3、在做emc干扰测试的时候，同步测量怀疑的被干扰信号线的电平，与未施加干扰时的干扰电平对比，然后与该管脚所允许的信号电平的电压容限相对比，看是否干扰噪声叠加后的总信号电平已经会导致电路工作产生误判了。如果是，则可以在信号输入端做信号处理来减弱干扰强度以达到电压容限的要求。这是电压容限的运用。